EUROPEAN PATENT OFFICE

109

会ぶ

高抵抗半等体

超軍体

(a)

Patent Abstracts of Japan

PUBLICATION NUMBER

07176772

PUBLICATION DATE

14-07-95

APPLICATION DATE

17-12-93

APPLICATION NUMBER

05318732

APPLICANT: OMITADAHIRO;

INVENTOR: NAKAMURA YOSHIO;


INT.CL.

: H01L 29/88 H01L 21/28 H01L 21/82

H01L 27/10

TITLE

: SEMICONDUCTOR DEVICE



104

102

(b)

ABSTRACT: PURPOSE: To enable information to be stored after manufacturing an IC chip and to achieve a high-speed reading by generating a reaction between a conductive region consisting of metal and a high-resistance semiconductor region and forming a low-resistance metal semiconductor compound.

> CONSTITUTION: This device is an anti-fuse in a structure where a high-resistance semiconductor region 102 is held by two conductors. A first conductor 101 is made of metal and a second conductive region 103 may be made of metal or any other semiconductors. Current is fed to the high-resistance semiconductor region 102 via the first conductive region 101 and second conductive region 103 or heat is applied externally. Or, a reaction is generated between the first conductive region 101 and the high-resistance semiconductor region 102 made of metal using both methods so that a low-resistance metal semiconductor compound 107 can be formed, thus achieving a low-resistance anti-fuse and rectification characteristics for a high-density and high-speed ROM.

COPYRIGHT: (C)1995,JPO

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出顯公開番号

特開平7-176772

(43)公開日 平成7年(1995)7月14日


(51) Int.Cl. ⁶		識別記号	庁内整理番号	FI				技術表示箇所
H01L	29/88 21/28 21/82	1.	8826 – 4M		29/ 88			
				H01L			F	
			8832 - 4M		21/82		F	
			審查請求	未請求 請求項	頁の数17	OL	(全 14 頁)	最終頁に続く
(21)出順番号		特類平5-318732		(71)出願人	0002050	041		
					大見 :	忠弘		
(22)出願日		平成5年(1993)12月17日		宮城県仙台市青葉区米ケ袋2-1-17-				
					301			
				(72)発明者	大見 :	忠弘		
		•	İ	宮城県仙台市青葉区米ケ袋2の1の17の				
					301			
				(72)発明者	山下 !	毅雄		
					宮城県仙台市青葉区荒巻字青葉(無番地)			
					東北大:	学工学	部電子工学科的	勺
				(72)発明者				
							市森の里4-	4 – 13
				(74)代理人	力理士	福森	久夫	


(54)【発明の名称】 半導体装置 ・

(57)【要約】

【目的】 本発明は、情報の記憶が1 Cチップ製造後にできるとともに、高速読み出しが可能な超高集積 R O M 等の半導体装置を提供することを目的とする。

【構成】 どちらか一方もしくは両方が金属からなる第 1及び第2の導電性領域と、前配第1及び前配第2の導 電性領域の間に設けられた高抵抗半導体領域とからなる 半導体素子を少なくとも1つ有す半導体装置であって、 前配第1の導電性領域及び前配第2の導電性領域を通し て前配高抵抗半導体領域に電流を流すことにより、もし くは外部から熱を加えることにより、またはその両方に より、前配第1及び第2の導電性領域の内金属からなる 導電性領域と前配高抵抗半導体領域間で反応を生ぜし め、低抵抗の金属半導体化合物を形成するように構成し たことを特徴とする。





【特許請求の範囲】

【請求項1】 どちらか一方もしくは両方が金属からな る第1及び第2の導電性領域と、前配第1及び前記第2 の導電性領域の間に設けられた高抵抗半導体領域とから なる半導体素子を少なくとも1つ有す半導体装置であっ て、前記第1の導電性領域及び前記第2の導電性領域を 通して前記高抵抗半導体領域に電流を流すことにより、 もしくは外部から熱を加えることにより、またはその両 方により、前記第1及び第2の導電性領域の内金属から なる導電性領域と前記高抵抗半導体領域間で反応を生ぜ 10

したことを特徴とする半導体装置。 【請求項2】 前記金属は、高融点金属、高融点金属を 含む台金、または高融点金属の化合物であることを特徴 とする請求項1に記載の半導体装置。

しめ、低抵抗の金属半導体化合物を形成するように構成

【請求項3】 前記金属は、W. Ta, Ti, Co, M o, Hf, Ni, Zr, Cr, V, Pd及びPtのうち 少なくとも1つを含むことを特徴とする請求項1または 2 に記載の半導体装置。

[請求項4] 前記高抵抗半導体領域は、一導電型の半 20 れか1項に記載の半導体装置。 導体と、前記一導電型の半導体とは反対導電型の半導体 と、真性半導体のうちの少なくとも1つ以上の半導体層 から構成されることを特徴とする請求項1~3のいずれ か1項に記載の半導体装置。

【請求項5】 前記高抵抗半導体領域は、シリコンから なることを特徴とする請求項1~4のいずれか1項に記 載の半導体装置。

【請求項6】 前記半導体素子は、整流特性を示す構造 を有することを特徴とする請求項1~5のいずれか1項 に記載の半導体装置。

【請求項7】 前記整流特性を示す構造は、pn接合で あることを特徴とする請求項6に記載の半導体装置。

【請求項8】 前記整流特性を示す構造は、ショットキ 一接合であることを特徴とする請求項6に配載の半導体

【請求項9】 前記整流特性を示す構造の逆方向パイア ス時の抵抗は、前記髙抵抗半導体領域の抵抗より大きい ことを特徴とする請求項6~8のいずれか1項に記載の

【請求項10】 前記整流特性を示す構造の順方向パイ アス時の抵抗は、前記高抵抗半導体領域の抵抗より小さ いことを特徴とする請求項6~9のいずれか1項に記載 の半導体装置。

【請求項11】 複数の第1の導電性配線と、複数の第 2の導電性配線とがマトリックス状に配置され、該複数 の第1及び第2の導電性配線が交差する部分に、前記半 導体素子が設けられていることを特徴とする請求項 1 ~ 10のいずれか1項に記載の半導体装置。

【請求項12】 前記第1の導電性領域とこれに接する

/及び前記第2の導電性領域とこれと接する第2の導線 性配線とが同じ材料で形成されていることを特徴とする 請求項11に記載の半導体装置。

2

【請求項13】 前記半導体素子の構造変化を電気的に 検知する手段を設けたことを特徴とする請求項 $1\sim12$ のいずれか1項に記載の半導体装置。

【請求項14】 前記電気的に検知する手段では、前記 半導体素子の構造変化を検知できなくする手段を設けた ことを特徴とする請求項13に記載の半導体装置。

【請求項15】 前記半導体装置は、リード・オンリー メモリであることを特徴とする請求項13または14 に記載の半導体装置。

【請求項16】 前記反応により、任意の配線間の電気 的な接続及び絶縁を製造プロセス終了後に任意に決定で き、これにより回路機能を任意に設定できることを特徴 とする請求項11~15のいずれか1項に記載の半導体 装置。

【請求項17】 前記半導体装置は、完全セルフアライ ンで作製されたことを特徴とする請求項1~16のいず

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、半導体装置に係り、電 流あるいは熱により誘起される不可逆的反応により配線 と配線を接続する機能を提供するものであり、特に、高 集積・高速リードオンリーメモリを実現するものであ る.

[0002]

【従来の技術】映画やビデオ、音楽ソフト等は1度書き 込めば、その後は、何度も読み出すだけで、再び書き換 える必要のないものであり、いわば読み出し専用のメモ りと言える。

【0003】これら映画やビデオ、音楽等の情報の多く は磁気テープやコンパクトディスクに保存されている。 しかし、磁気テープやコンパクトディスクを用いた方法 では、読み出しセンサーを、磁気テープやディスクを表 面に近づけて、テープやディスクを高速回転させる機械 的な構造が必要である。この方法では、読み出し装置を 小型化することは難しく、また、読み出し速度が機械的 な回転速度で決まるため、大量のデータを高速に読み出 すことは困難である。同時に、書き込みにも長時間を必 要とする.

【0004】そこで、磁気媒体等に比べて高速に読み出 し・書き込みが行えて、読み出し・書き込み装置に機械 的な回転部を必要としない小型の記憶媒体が要求されて

【0005】これを実現する記憶媒体として、10プロ セスにより製造される、電気的に読み出しが可能なリー ドオンリーメモリ (ROM)、がある。 このメモリには、 前記第1の導線性配線とが同じ材料で形成され、または 50 IC製造工程におけるマスクで情報を記憶するマスクR

OM、ICチップ製造後に電流によって、フューズ素子 (ポリシリコン)を溶断して情報を記憶するフューズR OM、同じく電流によって絶縁体をブレークダウンさせ て導電体とすることで情報を記憶するアンチフューズR OMがある。

【0006】しかし、10製造プロセス中のマスクで情 報を記憶するマスクROMは、巻き込む情報に応じて、 新しくマスクを製作しなくてはならず、製品が出来るま でに多くの時間を要し、少量生産では製造価格が高価な ものとなってしまう。

【0007】フューズROMは、「1」が記憶されてい るメモリ素子を流れる電流が、溶断されていないフュー ズ(高抵抗ポリシリコン)により小さく抑えられるた め、高速読み出しが困難である。また、ヒューズ溶断時 のゴミの発生による誤動作が発生するという問題もあ

【0008】絶縁体をブレークダウンさせて導電体とす ることで情報を記憶するアンチフューズROMも、ブレ ークダウン後の抵抗を小さくすることが難しく、その結 さくなり、高速読み出しが難しいという問題がある。

【発明が解決しようとしている課題】かかる状況におい て、ICプロセスが終了した後に記憶情報を響き込む方 式の安価なROMで、電気的に導通状態にするメモリ素 子の抵抗成分を十分小さくできるヒューズまたはアンチ ヒューズを用いた高速に読み出し可能なROMの開発が 望まれている。

【0010】また、従来のROMは、各メモリ素子が1 モリセル当たりの占有面積をNMOSトランジスタの占 有面積以下にすることはできず、各メモリ素子を構成す るデバイスの占有面積を小さくする手法の開発が必要で

【0011】そこで本発明の目的は、情報の記憶が10 チップ製造後にできるとともに、高速読み出しが可能な 超高集積ROM等の半導体装置を提供するものである。 [0012]

【課題を解決するための手段】本発明の半導体装置は、 の導電性領域と、前記第1及び前記第2の導電性領域の 問に設けられた高抵抗半導体領域とからなる半導体素子 を少なくとも1つ有す半導体装置であって、前記第1の 導電性領域及び前配第2の導電性領域を通して前配高抵 抗半導体領域に電流を流すことにより、もしくは外部か ら熱を加えることにより、またはその両方により、前記 第1及び第2の導電性領域の内で金属でできている導電 性領域と前配高抵抗半導体領域間で反応を生ぜしめて、

低抵抗金属半導体化合物を形成するように構成したこと

[0013]

【作用】高抵抗半導体を第1及び第2の導電材料で挟持 し、第1及び第2の導電性材料の内少なくとも一方を金 属材料とすることにより、極めて特性の優れたアンチフ ューズを構成することができる。即ち、第1及び第2の 導電性材料に半導体がブレークダウンを起こす電圧を印 加することにより、半導体に電流が流れて金属と半導体 間で反応が起こり、抵抗の小さな金属半導体化合物が生 成する。この現象は、例えばレーザ等により熱を加えて 10 も起こすことができる。

【0014】本発明において、高抵抗半導体とは、比抵 抗として $10^{2}\Omega$ ・c m以上のものをいい、 $10^{4}\Omega$ ・c m以上のものが好ましい。半導体材料としては、金属材 料と電流や熱等により低抵抗化合物を形成するものであ れば、どのような材料も用いることができるが、具体的 には、Si, Si C等が挙げられる。このうち、とくに Siが好ましく、金属と反応して、極めて低抵抗なシリ サイドを形成する。

【0015】また、金属は、高融点金属、またはその合 **果 1」が記憶されているメモリ素子を流れる電流が小 20 金、またはそれらの化合物等が好適に用いられ、高融点** 金属としては、W, Ta, Ti, Co, Mo, Hf, N i, Zr, Cr, V, Pd及びPtが好適に用いられ

> 【0016】高抵抗半導体領域の厚さは、プレークダウ ン電圧等の仕様によって決定されるが、周辺回路との関 係上、 $0.5nm\sim1\mu m$ が好ましい。また、金属の μ ・ さは、半導体との化合物形成反応に十分な膜厚に決めれ ばよい。

【0017】さらに、高抵抗半導体領域に、直列に整流 つのNMOSトランジスタで構成されているため、1メ 30 作用を有する構造をつけ加えることにより、メモリセル としての機能をもつ。このメモリセルは、構造が簡単 で、しかも配線間隔に並べることができることから、超 高密度のROMを実現することができる。

> 【0018】また、本発明の半導体装置は、完全セルフ アラインで作製することができるため、製造工程が簡略 化され、高記録密度のROMを容易に作製することがで きる.

[0019]

【実施例】以下に実施例を挙げて本発明を詳細に説明す どちらか一方もしくは両方が金属からなる第1及び第2 40 るが、本発明がこれら実施例に限定されるものではない ことは言うまでもない。

> 【0020】 (実施例1) 本発明の第1の実施例を、図 1を用いて説明する。図1 (a) は高抵抗の半導体領域 を2つの導電体で挟みこんだ構造をしたアンチフューズ である。導電体101は例えばタングステンやタンタル などの金属でできている。導電体103は金属でもよい し、それ以外の、例えば高濃度に不純物ドープされた半 導体でもよい。高抵抗半導体領域102は、例えば低濃 度に不純物がドープされたシリコンでもよいし、不純物 50 の入っていないシリコンでもよい。104は電圧源であ

を特徴とする。

り、任意の電圧を導電体101と103の間にかけるこ とができる。この例では金属101に正の電圧をかけて いるが、これは負の電圧でもよい。高抵抗半導体領域中 には電液が流れにくいので、電圧をかけても電流はほと んど流れず、導電体101と103は電気的に絶縁され ている。この状態は等価的に図1 (h) のような回路と して扱うことができる。105はスイッチを表わし、こ の場合、オフとなっている。

【0021】図1 (a) において電圧源104で供給す る電圧を、高抵抗半導体中の電界がプレークダウン電界 10 2 (a)に示す様に金属配線201を電圧線209に、 より大きくなるまで上げると、高抵抗半導体中において 電子および正孔が多数発生し、電流が流れ始める。この 電流により半導体領域102において発熱が始まり、こ の熟により金属101と高抵抗半導体102が反応し、 例えばタングステンシリサイドやタンタルシリサイドな どの低抵抗金属半導体化合物が形成される。

【0022】図1 (c) はこの反応により半導体102 がすべて低抵抗金属半導体化合物となった状態を示して いる。この状態では金属106と導電体108は低抵抗 の金属半導体化合物107を通して電気的に接続された 20 状態となり、等価的に図1(d)の回路で表わすことが できる。109はスイッチであるが、この場合は、オン となっている。

【0023】以上のことから、図1(a)の構造を持つ た半導体装置はアンチフューズとして機能することがわ かる。これは、初期状態においては絶縁物として機能す るが、金属と高抵抗半導体の間で反応を起こすことによ り導電体として機能するものである。また、これはオン 状態とオフ状態を素子の中に記憶することができるため に、メモリ素子として用いることが可能であるが、これ 30 についてはあとの実施例で述べる。

【0024】通常用いられているアンチフューズは、例 えばシリコン窒化膜を高抵抗絶縁物として用いている が、ブレークダウンを起こした後の抵抗が十分小さくな らないので、オン状態を記憶したあとでも十分に大きな 電流を流すことはできず、回路動作の高速化の妨げとな っていた。

【0025】これに対し、図1で示したアンチフューズ は、低抵抗の金属半導体化合物が全面で形成されるた め、ブレークダウンを起こした後の抵抗が十分小さくな り、回路の高速化が可能となる。

【0026】以上の例において、金属101及び106 にタングステンやタンタルを用いたがこれらのかわりに その他の金属 (例えば、W, Ta, Ti, Co, Mo, Hf, Ni, Zr, Cr, V, Pd及びPt等) を用い てもよい。また、高抵抗半導体102にはシリコンを用 いたが、このかわりにその他の半導体を用いてもよいこ とは言うまでもない。

【0027】 (実施例2) 図2は本発明の第2の実施例

線間をショートさせる手法を示している。金属配線20 1,202と導電体配線203,204に挟まれて高抵 抗半導体205, 206, 207, 208が設けられて いる。この金属配額201、202は例えばタングステ ンやタンタル等であるが、その他の金属でもよい。導電 体配線203,204は金属でもよいし高濃度に不純物 ドープされた半導体でもよい。

【0028】例えば、高抵抗半導体領域205を低抵抗 金属半導体化合物とすることを考える。まず最初に、図 金属配線202を電圧源210に、導電体配線203を グラウンド電極に、204を電圧源211に接続する。 この時、電圧源209は電圧源210、211よりも小 さな電圧を出力している。例えば、電圧源209の出力 はVDD/2, 210, 211はVDDとすると、高抵抗半 導体領域205にはVDDの電圧が、206,208には VDD/2の電圧がかかり、207には電圧はかからな い。高抵抗半導体中でブレークダウンを起こすための電 圧がVDD/2とVDDの間になるように高抵抗半導体層の 厚さや不純物濃度を設定しておくと、ブレークダウンは 高抵抗半導体205のみで起こる。よって、高抵抗半導 体205だけが金属配線202と反応し、低抵抗金属半 導体化合物となる。

【0029】この方法で、金属配線及び導電体配線に加 える電圧を変えることにより、任意の場所の高抵抗半導 体領域を低抵抗金属半導体化合物に変えることができ る。これは任意の配線どうしの接続及び絶縁を任意に決 定できることを示している。

【0030】この例において、また、電圧源209はV DD/2としたが、これはVDDより小さな電圧を出力すれ ばよく、VDD/2に限らない。また、配線に加える電圧 は正としたが、これは負でもよい。さらに、金属配線2 01、202を金属以外の導電体にして、導電体配線2 03,204を金属で形成しても同様のことが成り立つ ことは言うまでもない。

【0031】 金属と高抵抗半導体の反応は、この例で示 したように、所定の高抵抗半導体層に電流を流すことに よって行ってもよいが、レーザやヒータで熱を外部から 与えることによって反応を行ってもよい。また、熱を外 部から与えながら電流を流して反応を起こしてもよい。 両者を併用することにより、反応が容易になり高速な配 線問の接続が達成される。

【0032】本実施例では、2本の金属配線と2本の導 電体配線について述べたが、これはそれぞれ任意の本数 並べてもよく、この場合も同様に、任意の場所の金属配 線と導電体配線の絶縁および接続を、任意に決定するこ とができる。

【0033】また、本実施例では、配線が金属で構成さ れている例を示したが、すべての配線を金属以外のもの を示す回路である。これは、多数の配線中で、任意の配 50 で構成し、そのかわり配線と配線の間に、高抵抗半導体

20

層に接する金属層を挟み込んでもよい。

【0034】この様に2つの配線間にかける電圧によって、配線の接続、絶縁を任意に決定できるため、半導体集積回路において、素子と素子の接続の仕力を1 C製造プロセスの後で設定することができる。これにより、何えば、AND回路とOR回路を多数並べておいて、それらの回路間を接続する配線を、各ユーザの使用目的によって自由に決定することができる。いわゆる、プログラマブル・ロジック・アレイ(PLA)を実現することができる。以下にその実施例を示す。

【0035】(実施例3) 図3(a)、(b) に本発明の第3の実施例を示す。すべての論理関数はANDとOR論理の結合により表わすことができることは既知の事実である。この回路は、AND回路とOR回路をあらかじめ用意しておき、これらの回路の入出力配線の接続・絶縁を1C製造プロセス後に任意に決定することで、任意の関数を実現することができる、いわゆるプログラマブル・ロジック・アレイ(PLA)である。本例では、説明を簡単にするために2入力の排他的論理和(XOR)を例にして説明する。

【0036】図3(a)において312、313は2入カAND回路であり、321は2入力OR回路である。310、311はインバータである。これらの回路は通常のICプロセス技術によって作ることができる。301~308、316~320は入出力配線である。これらの配線は金属でもよいし、それ以外の導電体でもよい。配線301~304は配線305~308とは異なる層で形成し、配線316と317は配線318、319と異なる層で形成してある。

【0037】図3(b)は、図3(a)の配線301と 30 配線308の交点309の構造を示している。322で示される層は金属層であり、この層に高抵抗半導体層323が接している。配線301と308の内どちらか一方が金属の時は、金属層322はあってもよいしなくてもよい。また、高抵抗半導体層と金属層が接する構造は、配線301と308の間に複数個あってもよい。

【0038】実施例2において述べた方法により、例えば、配線301と308の間に電圧をかけて、高抵抗半導体層323中でプレークダウンを起こし、低抵抗金属半導体化合物を形成することで、配線301と308を40電気的に選択して電気的に接続することができる。図3(a)の309で示しているような黒い丸は、配線と配線が選択的に接続されたことを示しており、これらの接続は1C製造プロセスの最終段階もしくは全プロセス終了後に選択的に行うことが可能である。

【0039】例えば、配線間の接続を図3(a)の様に スプラと、入力A、Bに対して、出力320の値はA、B 24の排他的論理和となる。ここでは排他的論理和を実現する配線の接続をしているが、接続する配線を変えること により、2入力のすべての論理演算を実現することが可 50 る。

能である。

【0040】ここでは2入力について考えたが、入力・AND回路・OR回路の数は必要に応じて任意に増やしてもよく、同様に多入力の任意の論理関数を実現することができる。

【0041】また、このように配線間を任意に接続する 技術はPLAのみならず、多数の演算ユニット間の配線 を任意に接続する、フィールド・プログラマブル・ゲー ト・アレイ(FPGA)に応用できることは言うまでも 10 ない。

【0042】(実施例4)図4に本発明の第4の実施例を示す。これは、配線と配線とを電気的にショートさせるか否かで情報を電気的に書き込み、さらにそれを読み出す回路である。例えば、配線と配線が電気的にショートしている状態を「1」、ショートしていない状態を「0」とし、この「1」と「0」の情報を書き込み、読み出す回路である。この回路において書き込みは実施例1から3で示したように、高抵抗半海体と金属との不可逆反応により1度だけ行われ、その後はいわゆるリードスプリー・メモリ(ROM)として用いることができる

【0043】図4はイビットのROMの構造を示している。配線422、423はワードライン、配線424、425はビットラインである。ワードライン及びビットラインは金属配線でもよいしその他の導電体でもよい。各ワードラインと各ビットラインが交差する部分には、ワードラインとビットラインに挟まれる形で、金属層429、高抵抗半導体層428、P層427、N・層426が形成されている。

【0044】ここで配線422,423と金属層429が同一金属の場合は、金属層429はあってもなくてもよい。配線424,425がN・層のときも、N・層426はあってもなくてもよい。また、金属層429、高抵抗半導体層428、P層427、N・層426が積み重なる順番は、金属層429と高抵抗半導体層428が接していれば任意の順番でよく、金属層と高抵抗半導体層が複数回繰り返して積層する構造を含んでいてもよい。この例では、この積層構造が例えば、図4で示したような構造をとる場合を例にして、ROMへの書き込み、読み出しの手順を示す。

【0045】414,416,418,420はインパータであり各ピットラインの電圧が、インパータ414,418の関値より大きいか小さいかを判定する役割をしている。これは、ビットラインの信号を増幅し、その「1」、「0」を判断するセンサの役割であり、センスアンプと呼べるものである。配線422,423,424,425はそれぞれ独立に電源電圧罐 $\mathbf{7}$ 401,404,408,411及び、グラウンド罐 $\mathbf{7}$ 402,405,109,112に接続することが可能となっている。

【0046】スイッチ430、431は図5 (a) に示 ずようにNMOSを用いて実現できるが、図5(b)の ようにCMOSインパータで構成してもよい。図5 (a) でノード435の電圧は、Φ1を「1」にすると 電源電圧がトランジスタ436を通して現われ、Φ1を 「0」にするとトランジスタ437を通してグラウンド 電圧が現われる。図5 (b) では、Φ1が「1」で出力 端子139にはグラウンド電圧が、Φ1が「0」で出力 端子439には電源電圧が現われる。.

10、413を電源電圧端子に接続した状態、グラウン ド端子に接続した状態、フローティング状態の3状態に 設定できるスイッチで、図5 (c) に示すようにNMO Sを用いて実現できる。また、図5(d)に示すように CMOSインパータとNMOSで構成してもよい。図5 (c) でノード444はΦ2を「O」にするとトランジ スタ441がカットオフし、フローティングになる。 Φ 2が「1」のもとでは、 Φ 1を「1」にするとトランジ スタ442, 441を通して電源電圧が、Φ1を「0」 にするとトランジスタ443,441を通してグラウン 20 ド電圧がノード444に現われる。図5(d)ではノー ド447は、Φ2を「0」にするとフローティングにな る。 $\Phi 2$ が「1」のもとでは、 $\Phi 1$ を「1」にするとグ ラウンド電圧が、Φ] を 「0」にすると電源電圧がノー ド447に現われる。

[0048] 図5 (a), (c) において、NMOS4 36. 437, 442, 443, 441 LPMOS TO よいし、図5 (e) に示すようなCMOS構成のアナロ グスイッチでもよい。CMOS構成のアナログスイッチ において、Φ1を「1」にするとノード448の電圧と 30 同じ電圧が449に現われる。

【0049】図4の等価回路を図6に示す。説明を簡単 にするために、図4をこの等価回路を用いて説明する。

【0050】まずROMへの書き込みについて説明す る。この書き込みは、ICプロセスの最終段階(例えば パッケージングの前)に行ってもよいし、全ICプロセ ス終了後に行ってもよい。

【0051】スイッチ467は、図4における高抵抗半 導体層428による絶縁状態を等価回路で表わしたもの である。スイッチ466、468、469も同様に高抵 抗半導体層を示しており、魯き込み前はこれらのスイッ チは全てオフ状態である。PNダイオード171は図1 における427, 426のPN接合を示している。PN ダイオード470, 472, 473も同様である。

[0052] 453, 456はワードラインで、46 0,464はピットラインである。スイッチ450,4 54は例えば図5 (a) あるいは図5 (b) に示したス イッチであり、スイッチ458,462は例えば図5 (c) あるいは図5 (d) で示したスイッチである。4

10 増幅し、その「1」、「0」を判断するセンスアンプを 構成するインパータである。

【0053】説明のために、スイッチ468で表わされ る高抵抗半導体を選択的に低抵抗金属半導体化合物と し、等価的にスイッチ468をオンにする方法について 示す。実際は、スイッチ468だけに限らず任意の高抵 抗半導体を選択的に低抵抗金属半導体化合物とすること ができることは言うまでもない。また、ワードライン、 ビットラインの本数は任意に増やしても、同様の方法で 【0047】また、スイッチ432,433はノード4 10 任意の場所の高抵抗半導体を選択的に低抵抗金属半導体 化合物とすることができることは言うまでもない。

【0054】最初、スイッチ450, 454, 458, 462は全てグラウンド電極側にし、全てのワードライ ンとピットラインを接地する。

【0055】その後スイッチ462を電圧源側に接続し て、ピットライン464の電位を電源電圧VDDにする。 この時、ワードライン456、453とピットライン4 64の間には、VDDの電圧がかかることになるが、この 電圧の方向はPN接合471、473にとって、逆パイ アスとなる。PN接合の逆パイアス時の抵抗を、高抵抗 半導体層の抵抗に比べて十分大きくしておけば、ワード ライン456、453とピットライン464の間にかか る電圧のほとんどは、PN接合にかかる。このため、ス イッチ467,469で示される高抵抗半導体領域はブ レークダウンすることはなく、つねに高抵抗層のままで ある。

【0056】ワードライン456、453とピットライ ン460の間には電圧はかかっていないので、この時点 においては、スイッチ466,468で示される高抵抗 半導体領域もプレークダウンすることはなく、つねに高 抵抗層のままである。

【0057】つぎに、スイッチ454を455側にし て、ワードライン456の電位をVDDに上げると、ワー ドライン456とビットライン460の間にはVDDがか かり、ワードライン456とピットライン464の間に は電位差はなくなる。

【0058】この時、ワードライン456とピットライ ン464の間には電圧はかかっていないので、この時点 においては、スイッチ469で示される高抵抗半導体領 域はプレークダウンすることはなく、つねに高抵抗層の ままである。

【0059】しかし、ワードライン456とピットライ ン460の間にはVDDがかかり、しかもこの方向はPN 接合472にとって順方向であるために、この時のPN 接合の抵抗はスイッチ468で示される高抵抗半導体領 域の抵抗に比べて十分小さくなり、VDDのほとんどはス イッチ468で示される高抵抗半導体領域にかかる。よ って、スイッチ468で示される高抵抗半導体領域中で プレークダウンが生じ、低抵抗金属半導体化合物とな 7.5, 4.7.7, 4.7.9, 4.8.1はピットラインの信号を 50 り、等価的にスイッチ4.6.8はオンする。ごれによっ

て、ワードライン456とピットライン460の交点の メモリセルに「1」が書き込まれたことになる。

【0060】この一連の書き込み動作をまとめると、以 下の3つの動作を繰り返すことで任意の場所のメモリセ ルに「1」を書き込むことができる。

- 1) 全てのワードライン、ビットラインの電位をグラウ ンドにする。
- 2) 書き込みたいメモリセルが接続されているビットラ インの電位はグラウンドのままで、それ以外のビットラ インの電位をVDDとする。
- 3) 書き込みたいメモリセルが接続されているワードラ インの電位をVDDとする。

【0061】図4の構造のROMでは、配線422,4 23,424,425及び金属層429、高抵抗半導体 層428, P層427, N・層426の周りは、例えば シリコン酸化膜等の絶縁膜で覆うことになる。半導体に 例えばシリコンを用いると、各メモリセル部分におい て、シリコンの誘電率は周りのシリコン酸化膜の誘電率 より3倍大きくなるため、書き込み時に高抵抗半導体層 に電界をかけたときに、電気力線は誘電率のより大きな 20 が「0」であることを読み出すことができるのである。 シリコン側に伸びる。これにより、角に電界が集中す る、いわゆる端効果を防ぐことができるため、ブレーク ダウン電流を高抵抗半導体層の端だけでなく全面で起こ すことが可能となり、全面にわたって均一な低抵抗金属 半導体層を形成することができる。これは素子の低抵抗 化、高速化にとって非常に大きな利点となる。

【0062】次に書き込んだ情報を読み出す方法につい て述べる。説明を簡単にするためにここでは、スイッチ 466、468で表わされる高抵抗半導体循域だけが低 抵抗金属半導体化合物となっているとする。しかし、実 30 【0070】この一連の読み出し動作をまとめると、以 際はこれに限らず、任意の場所のメモリ素子において、 高抵抗半導体領域が低抵抗金属半導体化合物となってい てもよいことは言うまでもない。

【0063】図7はスイッチ466,468で表わされ る高抵抗半導体領域だけが低抵抗金属半導体化合物とな っている(つまり、メモリの内容が「1」となってい る) 場合の等価回路である。

【0064】最初、スイッチ450,454,458. 462は全てグラウンド電極側にし、全てのワードライ ンとピットラインを接地する。

【0065】次に、スイッチ458,462をグラウン ドから切り離し、ビットライン160、161をフロー ティング状態にする。

【0066】その後、例えばスイッチ454を電源側に してワードライン456の電位を電源電圧VDDとする。 スイッチ468はオン状態で、また、PN接合は順方向 パイアスされるので、ビットライン460にはワードラ イン456から電流が流れ込み電位が上昇する。インバ 一タイ77、イ81の閾値をグラウンド電位よりも少し 12

パータ477の関値を越えると、インパータ477は反 転し、それにともなって、インパータ475も反転し、 山カノード474の値は、「0」から「1」に変化す る。この出力変化により、スイッチ468で示される高 抵抗半導体層が実は低抵抗金属半導体化合物となってい ることを知ることができる。つまり、メモリセルも情報 が「1」であることを読み出すことができるのである。

【0067】このとき、スイッチ166もショートして いるが、ワードライン453の電位はグラウンド電位 10 で、ピットライン460の電位は正の電位となるので、 PN接合470は逆方向となり、ピットライン460か らワードライン453には電流は流れることはない。

【0068】ビットライン464に関しては、スイッチ 469がオフなので、ワードライン456とピットライ ン464との間には電流が流れず、ビットライン464 の電位はグラウンド電位のままである。よって、出力端 子478は常に「0」となり、これにより、スイッチ4 69で示される高抵抗半導体層が絶縁状態を保持してい ることを知ることができる。つまり、メモリセルも情報

【0069】次に、スイッチ466、467で示される メモリの情報を読み出す場合は、再び全てのワードライ ンとピットラインを再びグラウンド電位にした後に、全 てのビットラインをフローティングにして、今度はワー ドライン453を電源電圧に上げればよい。ピットライ ン460の電位はスイッチ466と順方向PN接合47 0を通して流れ込む電流により上昇する。一方、ビット ライン464はスイッチ467がオフのため「0」のま まである。

- 下の3つの動作を繰り返すことで任意の場所のメモリヤ ルの情報を読み出すことができる。
- 1) 全てのワードライン、ピットラインの電位をグラウ ンドにする。
- 2) 全てのピットラインをフローティングにする。
- 3) 読み出したいメモリセルが接続されているワードラ インの電位をVDDとする。

(このときの各ピットラインに接続されているセンスア ンプの出力で、メモリの内容をしることができる。)

40 ピットラインがグラウンド電位より少し上昇し、「1」 の情報の読み出しを行ったあとにその読み出し結果をラ ッチしてしまえば、それ以降はワードラインを電圧源か ら切り離してもよい。これにより消費電力を減少させる ことができる。

【0071】この実施例では、2本のワードラインと2 本のピットラインについて述べたが、これらは任意の本 数でよいことは言うまでもない。その場合も、同じ原理 で任意のメモリセルに書き込みができるとともに、任意 のメモリセルの情報を読み出すことができる。

高く設定しておくと、ビットライン460の電位がイン 50 [0072] このROMの特徴は、メモリ素子が導通状

嬢(「1」の情報を記憶しているとき)では、低抵抗金属半導体化合物と順方向PN接合を通して情報が読み出されるために、非常に高速な読み出しが可能になることである。従来のROMは表面デバイスであるMOSトランジスタをスイッチ素子として用いているために電流が小さく高速化が困難であった。しかし、順方向PN接合を流れる電流は、接合にかかる電圧にたいして指数関数的に増加するために、表面デバイスであるMOSトランジスタに比べ大きな電流が流せるので高速化が可能である。

【0073】さらに大きな特徴は、このROMの構造は 1 Cプロセスにおいて完全セルフアラインで形成することが可能であることである。例えば、図4において、配 線425、N・層426、P層427、高抵抗半導体層 428、金属層429の各層を連続的に成膜し、まとめ て縦方向の配線パターンでエッチングする。次に周辺部 を、例えばシリコン酸化脾等の絶縁膜で覆い平坦化した 後に配線422の層を成骸し、今度はさきほどの配線パターンと直行した配線パターンで一番下の配線425。 424の直近までエッチングする。最後に再び絶縁膜で 役えば図4のROM部ができる。

【0074】このプロセスにより、メモリセルを配線間隔で並べることができるため高集積化を実現できる。この配線間隔は「C製造工程における、最小加工寸法で決定されるため、非常に高密度なROMを実現できる。この最小加工寸法をLとすると、1メモリセルあたりが占有する面積は4L¹となるが、これは基板平面上に2次元的に素子を製作するMOSトランジスタを用いた従来型のROMでは全く実現できないような高い集積度である。

【0075】また、本構造は縦方向に積み重ねることが 【Cプロセス上容易にできるため、同一チップ面積でさ らに集積度を上げることができる。

【0076】本実施例では、各ワード線とビット線を直接電圧源あるいはグラウンドに接続する方法を用いたが、ワードライン及びビットラインが数多く存在するときには、図6中のスイッチ450、454、458、462は図8に示すようなデコーダを用いて構成してもよい。これは、4つの出力489、490、491、492の中から1つの出力を選び、その出力だけを「1」として、そのほかの出力を「0」とする回路である。

【0077】 181で表わされるような黒丸は、配線群482と483の相互接続の状態が電気的にショートしていることを示している。AとBは入力で493,494はインパータである。485,486,487,488はAND回路であり、485の出力489はAが「0」でBが「0」のときだけ「1」になる。486の出力490はAが「0」でBが「1」のときだけ「1」になる。487の出力491はAが「1」でBが「0」のときだけ「1」になる。488の出力492はAが

「1」でBが「1」のときだけ「1」になる。

【0078】このように2つの入力A. Bにより4本の 出力線のうち1本を選択することができる。また、フローティングの状態は、各出力線にNMOSトランジスタ を接続して、そのゲートに入力する信号を「0」にする ことで実現できる。

【0079】回路を大規模化することによって、これと同じ原理を用いて、さらに多数の出力線の中から任意の出力線を選び出すことが可能である。

10 【0080】このようにデコーダによってワード線、ビット線を選択してもよいが、このかわりに、ランダムロジックを用いても同様のことができるのは言うまでもない。

【0081】図4で示したメモリセルの構造は、図9(a)に示すように高抵抗半導体とP層の間に高濃度層495を挟んでもよい。これにより、金属と高抵抗半導体との反応が終了した時に、低抵抗金属半導体化合物と高濃度層が接することでコンタクト抵抗はさらに減少し大きな順方向電流を流すことができる。

20 【0082】本例では、ROMの中にPN接合を用いているが、これはPN接合のかわりに、図9(b)に示すように半導体496と金属497のショットキー接合を用いてもよい。この場合もPN接合同様、メモリセルに整流性を持たせることができる。

【0083】以上において、PN接合及びショットキー接合の方向は、それぞれの場合に応じて電源電圧の正負を変えれば逆になってもよい。

(0084) (実施例5) 図10に本発明の第5の実施例を示す。図10は、2つの入力の論理和を出力する回路である。 $503\sim510$, $513\sim520$ はスイッチとPNダイオードからなっており、これは、ワードライン501, 511とビットライン525, 526, 527, 528に挟まれた、高抵抗半導体層とPN接合を示している。ここで、スイッチがオンになっているのは、選択的に高抵抗半導体層と金属層を反応させて、低抵抗金属半導体化合物にしていることを示している。

【0085】502,512はインパータである。スイッチ521~524は各ビットラインをグラウンド電位に初期化するためのスイッチであり、初期化のあとでこれらのスイッチをオフとしてビットラインをフローティングにすることで、演算結果が各ビットラインに現われる。

【0086】ビットライン525には、スイッチ503,513を通してAとBの信号が電気的に接続されているので、そのどちらか一方でも「1」であれば、ビットライン525には「1」が現われる。つまり、これは、AとBの論理和を計算していることになる。

[0087] 同様にピットライン526にはBの反転と Aの論理和、ピットライン527にはAの反転とBの論 50 理和、ピットライン528にはAの反転とBの反転の論 理和が現われる。この方法で、さらに入力線及び出力線 の本数を増やして行けば、任意の入力の任意の組み合わ せの論理和を計算することができる。

【0088】AとBの入力の組み合わせは全部で4通りあるが、その各1通りに対してピットライン525~528の4本のうちの1本だけが「0」になり、他の3本は「1」となる。そこで、各ピットラインの出力を反転させて出力すると、A、Bの組み合わせの各1通りに対してピットライン525~528の4本のうちの1本だけが「1」になり、他の3本は「0」となる、いわゆる 10図8で示したようなデコーダが実現できる。

【0089】図11は、図10の各論理和の出力を、インバータ529、530、531、532で反転して出力する回路である。インバータ529で反転された出力は、Aの反転とBの反転の論理権で示される。インバータ530で反転された出力は、Aの反転とBの論理権で示される。インパータ531で反転された出力は、Bの反転とAの論理様で示される。インバータ532で反転された出力は、AとBの論理様で示される。

【0090】 つまり、A、Bの4つの組み合わせの各1 20 通りに対して、529~532の4本の出力のうちの1 本だけが「11 になり、他の3本は「0」となるデコーダが実現されている。

【0091】さらに人力線及び出力線の本数を増やして行けば、任意の入力の任意の組み合わせの論理積を計算することができる。

【0092】図12は、図11の論理報を計算する回路と図10の論理和を計算する回路を用いて、例えば2入力の排他的論理和を実現した例である。533、534、535、536は図11の出力線と同じである。これらの線と出力線542の間の接続は、スイッチとダイオードの組み合わせ538、539、540、541によって決定される。この例では、配線534と535が配線542に接続されているので、542には534と535の論理和が出力される。

【0093】よって、入力A、Bに対して、配線542 にはAとBの排他的論理和が現われることになる。

【0094】すべての論理演算は、ANDとORの組み合わせで実現できるので、この様にANDを実現する論理平面と、ORを実現する論理平面を組み合わせることで、任意の論理関数が実現できる。ここでは2入力の排他的論理和を例に説明したが、さらに多入力、多出力のAND平面とOR平面を用いることで、任意の入力数の任意の論理関数を実現できる。

【0095】また、多入力、多出力のAND平面とOR 平面を用いることで、任意の信号群を入力し、それに1 対1で対応した任意の信号群を出力する回路を作ること ができることは言うまでもない。

【0096】このような論理回路はいわば、図3(a)で示したPLAと同じ概念であるが、違いは図3(a)

16 におけるAND回路及びOR回路の機能をROM自身が 実現しているところである。

【0097】(実施例6)図13に本発明の第6の実施例を示す。これは、ROMを用いたデータ検索システムである。データ検索システムの一例に例えば図古検索があるが、これは膨大な図書の中から読みたい分野や著者名を入力するだけで、例えば、それに関係した全ての図書を出力するシステムである。従来この様なシステムにおいては、磁気記憶媒体やコンパクトディスクなどに記憶された膨大な図書データをソフトウェア上で検索していたために、データへのアクセスや演算処理を高速化することは難しかった。膨大な図書データを高速アクセス可能なハードウエア上に記憶するためには、非常に高密度のROMが必要である。また、そのROMはユーザが後から情報を書き込めるタイプのプログラマブルROMが必要である。

【0098】本実施例で示す検索システムの特徴は、情報を記憶する媒体を高速・高密度ROMで実現するばかりでなく、入力されたデータをもとにどのデータを出力すればよいかを演算する演算部自体も高速・高密度ROMで実現していることにある。

【0099】図13において、配線608に接続されている4つのメモリ素子には、"1,0.0,1"の情報が告き込まれており、これによりA=[0],B=[1]の時だけ配線608は[0]となり配線"616"は[1]となる。

【0100】配線616に接続されている4つのメモリ 素子には、"1.1.0.1"の情報が書き込まれてお り、配線616が「1」になると、配線621,62 2,623,624にはそれぞれ"1,1,0,1"が 出力される。

【0101】 この出力情報は、ROM626中の例えば625の部分のアドレスを示す情報であるとすると、625の情報を出力線627に出力することができる。

【0102】この一連の操作によって、ある入力A、Bに対応したROM中の情報を読み出すことが可能である。例えば、この入力A、Bが図書の著者名を示すものであり、その著者の全ての図書をROM626の625の部分に書き込んでおき、そのアドレスを配線616に接続されているメモリセルに書き込んでおくと、著者名を入力すると自動的にその図書が出力されるシステムとなる。

【0103】このシステムはインパータなど一部の周辺 回路を除き、すべて同じ構造により構成することができ、設計が非常に容易である。ROM626にデータを 追加する場合は、未使用部分605、620に追加した アドレスに対応した情報を新たに書き込めばよい。

【0 1 0 4】例えば6 0 8 に接続されているメモリセル 50 の情報を全て「1」に書き換えることで、A、Bの全て

30

17

の入力の組み合わせに対して、配線608は常に「1」となり、配線616は常に「0」である。つまり、配線616に接続されているメモリの情報(アドレス)にはアクセス不能となる。一度書き込んだデータを新たにそっくり書き換えたいときは、この方法により、古いデータにアクセスできなくした後に未使用の部分に新たにデータを書き込めばよい。

【0105】ここでは図書の検索を例に説明したが、入力A、Bは演算命令のコードを入力し、その命令の実行手類を例えばROMの625に書いておいてもよい。ま 10 た、従来磁気媒体に保存していた各種のアプリケーションソフトをROMに書き込み、入力A、Bにはそのソフトを起動する命令コードを入力してもよい。アプリケーションソフトがバージョンアップされて再び新しいソフトをインストールするときは、上記の手類で占いアドレスにアクセスできなくして新しくインストールすることができる。

【0106】入力はA、B2ビットである必要はなく任意のビット数でよく、システムの規模も任意の規模にしてよいことはいうまでもない。

【0107】(実施例7)本発明の第7の実施例を図14に示す。これは本発明によって実現した高集積・高速ROMをCPUの入ったチップの周りに配置して直接ポンディングワイヤで接続するいわゆる、ハイブリッド型のシステムである。CPUのインストラクションコードや各種アブリケーションソフトなどは全てこのROMに書き込んでもよい。また、実施例6で示したようなデータ検索機能を持ったROMを周りに配置してもよい。

【0108】手のひらサイズの移動体情報機器には磁気ディスク、コンパクトディスクを記憶媒体に用いること 30は小型化の観点からほとんど不可能であり、本実施例の様な高集積電子記憶媒体を演算処理装置の周りに高密度に直接配置することが必要になる。

[0109]

【発明の効果】本発明により、低抵抗アンチヒューズを 実現することが可能となる。さらに、アンチヒューズに 整流特性の機能をもたせることで、高密度・高速ROM を実現することが可能となる。

【0110】本発明のROMは、小型化が困難な磁気テープやコンパクトディスクに代わる画像・音声の小型記 40 億媒体として用いることができるだけでなく、手のひらサイズの移動体情報機器を実現するなどの広範な応用分野を開拓することができる。

【0111】本発明により、信頼性の極めて高い、任意の関数を実現するプログラマブル・ロジック・アレイ(PLA)や、多数の演算ユニット間の配線を任意に接続することができるフィールド・プログラマブル・ゲート・アレイ(FPGA)を提供することが可能になる。

【0 1 1 2】さらに、本発明の半導体装置は、完全にセルフアラインを用いて製造できるため歩留まりが良く、

18 従って高密度ROMを安価に提供することが可能とな る。

【図面の簡単な説明】

【図1】本発明のアンチフューズを説明する概念図であ る。

【図2】本発明のアンチフューズの書き込みを説明する 概念図である。

【図3】本発明のPLAの一例を示す概略図である。

【図4】本発明のROMの一例を示す概念図である。

【図5】本発明のスイッチの等価回路図である。

【図6】図4のROMの等価回路図である。

【図7】図4のROMの読み出し方法を説明する回路図である。

【図8】 本発明のデコーダを示す回路図である。

【図 9】 本発明のメモリセルの一例を示す概念図であ る。

【図10】本発明のデコーダを示す他の回路図である。

【図11】本発明のデコーダを示す他の回路図である。

【図12】本発明の排他論理和を実現する回路である。

20 【図13】本発明のROMを用いたデータ検索システムを示す回路図である。

【図14】本発明のROMを用いたハイブリッド型システムを示す概念図である。

【符号の説明】

101、106 金属、

102 高抵抗半導体領域、

103、108 導電体、

104 電圧源、

105、109 スイッチ、

107 低抵抗金属半導体化合物、

201, 202 金鳳配線、

203, 204 導電体配線、

205, 206, 207, 208 高抵抗体半導体、

209, 210, 211 電圧源、

312, 313 2入力AND回路、

321 2入力OR回路、

310,311 インバータ、

301~308, 316~321 入出力配線、

322 金属層、

323 高抵抗半導体層、

401, 404, 408, 411 電源電圧端子、

402, 405, 409, 412 グラウンド端子、

410, 413, 435, 444, 448 /-F,

414, 416, 418, 420 インパータ、

422, 423, 453, 456 ワードライン、

424, 425, 460, 464 ピットライン、

426 N*層、

427 P層、

128 高抵抗半導体層、

50 429 金属層、

19

430, 431, 432, 433, 450, 454, 4 58, 462,

466, 467, 468, 469 高抵抗半導体、

436、437、441、442、443 トランジス タ、

439 出力端子、

470, 471. 472, 473 PN接合、

175, 177, 179, 181 インパータ、

482, 483 配線.

484 短格部、

485, 486, 487, 488 AND回路、

489, 490, 491, 492 出力線、

493, 494 インパータ、

495 高濃度層、

496 半導体、

497 金属、

501, 511 ワードライン、

502, 512, 529~532, 539 インバータ.

503~510, 513~520 高抵抗半導体及びP Nダイオード、

521~524 スイッチ、

525~528 ピットライン、

533~536 出力線、


10 608,616,621,622,623,624 配線、


626 ROM.


627 出力線、

605,620 未使用部分。


[図1]










[図2]





【図4】














フロントページの続き ・ 【

(51) Int. Cl. 5 H O 1 L 27/10

識別記号 431

庁内整理番号 7210-4M FΙ

技術表示箇所